А почему бы в процессорах не реализовать умножение аппаратно через подачу двух чисел в двоичной системе счисления на дешифратор, потом сделать такую плату как решетка, на одну из вертикальных дорожек подается сигнал с дешифратора для одного числа, на одну из горизонтальных сигнал с дешифратора для другого, потом AND в точке пересечения. Ну короче вот https://i.imgur.com/jgRm2TZ.png правда я не доделал до конца, лень. Слева и справа дешифратор. Думаю, суть ясна
Цоперайт © 2010-2016 @stiletto.
Не пытаешься ли ты переизобрести что-то вроде http://www.doc.ic.ac.uk/~nd/surprise_96/journal/vol2/cwl3/article2.pla.gif (не знаю, как оно правильно называется, гуглили ROM logic)?
@anonymous Которое при этом можно ещё эффективнее сделать в транзисторах http://images.treccani.it/enc/media/share/images/orig//system/galleries/NPT/VOL_7/IMMAGINI/PLA.jpg
Алсо, главный-то отсос в том, что нужно 2^N на 2^N пересечений (где N — число бит). Эффективнее вроде бы сделать так умножение 4x4 бит (или 8x8, если влезет), например, а дальше считать в столбик.